众所周知，前段时间国内巨头提出了韬定律，将时间微缩，代替了晶体管微缩，给芯片制程指明了另外一个前进方向。

要知道以前芯片前进的指导是摩尔定律，其核心是微缩晶体管，增加单位面积的晶体管密度，这样来提高性能，但晶体管也是有物理大小的，不可能无限缩小，所以到目前，摩尔定律已经快要失效了，晶体管微缩不下去了。

也正是这时候，韬定律横空出世，告诉大家，其实微缩晶体管，本质上也是微缩时间的一种。

而微缩时间，我们可以从更多的方面来考虑，不只有微缩晶体管这一条路，利用逻辑折叠技术，也同样可以让微缩时间，这样就算不微缩晶体管，也能够达到性能提升的目的。

所以一时之间，这个定律的提出全网都炸了。

不过，在经过了一段时间的冷静与分析之后，最近有人提出了一个观点，那就是采用逻辑折叠的芯片，虽然不需要EUV光刻机，就可以提高晶体管密度，达到更高的性能，比如等效的3nm、2nm，甚至1.4nm等等。

但代价是成本的暴增，很可能采用逻辑折叠的芯片，成本是不采用逻辑折叠芯片的200%以上，甚至可能达到300%或更高。

假如采用逻辑折叠，是两层晶体管的结构，本质上其实也可以认为是上下两颗die(裸芯片)，而这两颗die，其实是两个die的良率相乘，假如原来良率是80%，逻辑折叠后良率则只有64%了。

然后再考虑到两层die，用什么方式来连接在一起，因为是芯片内部的折叠，所以不会是3D封装这一种，最大的可能是采用键合技术，有点类似于目前HBM、NAND采用的技术。

那么就要增加健合技术这一块的成本，包括堆叠混合键合、TSV+沉积+电镀+CMP等，这一块的成本也是非常高的。

实际算起来，考虑到双层折叠本身的良率下降，以及键合以及相关工艺的成本，采用这种技术制造出来的芯片，比一步到位，直接微缩晶体管的成本，成本要高200%以上。

另外还要考虑散热的问题，因为立体结构，散热肯定没有平面的好，特别如果用于手机这样的精密设备中，散热空间又小，这样在产品设计时，还要提高散热方面的成本。

所以，结论是虽然采用逻辑折叠，在没有EUV的条件下，也能够让芯片工艺进步，但每一代进步其代价却是提高成本，并且这个成本的提升，是几倍的提升，而这可能就是逻辑折叠的代价。

而微缩晶体管，一代相比于上一代，成本可能只需要提高20-30%左右，不会超过50%。

对于这样的结论，你是怎么看的？当然，这也只是一家之言，并不见得一定就真实，大家也可以参考一下。