上证报中国证券网讯（记者 李兴彩）在刚刚结束的2026世界人工智能大会（WAIC）上，超节点成为最热概念之一，华为、中兴、阿里、东方算芯……几乎每家有分量的厂商，都把自己最重的硬件搬到了现场。 超节点技术大热的背后，是AI算力发展的变革：随着AI模型变大，训练所需算力暴增，在单芯片算力不足的情况下，通过系统复杂度提升来实现大算力，AI算力产业竞争已经开始从单芯片转移到系统级设计。 芯和半导体创始人、总裁代文亮在接受上证报记者采访时表示，在系统级设计上，海外半导体巨头并没有建立起不可逾越的壁垒，这或是近年来中国半导体从跟跑迈向领跑最现实的机会窗口。 模型持续重塑算力需求 算力基础设施的形态，正在被模型演进持续重塑。 月之暗面最新发布的AI大模型Kimi K3，总参数规模达到2.8万亿，是首个进入近3万亿参数级别的开源模型。在模型部署上，Kimi推荐使用64张以上加速卡。 代文亮认为，AI大模型的参数规模竞争远未结束，接下来还可能出现5万亿、10万亿参数级别的产品。而每一次的参数跃升，都把算力基准线推向一个新台阶。 与此同时，AI应用从大模型走向智能体（Agent）阶段，算力迎来结构性变化：智能体的任务规划、工具调用、多Agent协同等，需要大量CPU参与，AI超节点的CPU与GPU配置比正从约1:8向1:4甚至更高比例演进，高性能存储也从配套设施变成核心组成部分。 单芯片竞争让位系统集成 随着AI模型规模的持续增长，单颗芯片提供的算力越来越无法满足需求。把多颗芯片连接成超节点，是产业给出的工程答案。 集群规模扩张并非简单的芯片数量叠加，而是系统复杂度的质变。过去，芯片、封装、互连、供电、散热每一层可以相对独立地设计和优化。但在超节点尺度上，这五层之间的物理效应相互缠绕，芯片功耗分布决定热点位置，热点影响相邻芯粒的电气性能，高速互连对温度敏感，供电链路的阻抗特性影响芯片时序稳定性。任一层的设计决策，都会约束其他层级的设计边界。 互连、供电、散热，这些超节点的难点，无法通过单个组件优化完成，只能靠跨层级的整体协同来应对。 本届WAIC掀起的超节点热潮清晰释放信号：国产算力芯片厂商已不再单纯追逐单芯片峰值算力指标，转而依靠整套系统方案释放有效算力，这将成为国产算力产业发展的关键分水岭。 EDA成为系统集成关键短板 系统集成技术的兴起，为国产算力芯片打开全新发展窗口。 长期以来，国内芯片产业在先进制程上受光刻设备约束，核心传统EDA工具高度依赖海外三大企业（新思科技、楷登电子、西门子），国产芯片单芯片性能指标与国际头部厂商存在显著差距。但系统集成赛道的崛起，正在改写行业竞争逻辑。 代文亮认为，在系统级设计上，海外半导体巨头并没有建立起不可逾越的壁垒，国内企业在封装、整机、系统集成等环节积累的工程经验，在这一轮算力变革中可转化为实实在在的竞争优势。更关键的是，相较成熟的单芯片设计工具赛道，面向Chiplet、超节点的新一代系统级EDA领域尚未形成固化垄断格局，海外三大厂商的优势并未完全锁死赛道。国内企业在这个方向上如果能够加速突破，打通从单芯片到超节点的全链路设计能力，将构筑更高技术壁垒、绑定更强客户黏性、掌握更大产品定价权。 记者注意到，华大九天、概伦电子、芯和半导体等国产EDA工具商，均已经在积极布局系统集成技术。 其中，作为国内系统级EDA标杆企业，芯和半导体围绕STCO（系统技术协同优化）方法论，覆盖从Chiplet先进封装到整机系统的信号完整性、电源完整性、电热、应力全链条协同仿真分析，相关核心项目“射频系统设计自动化关键技术与应用”荣获2023年度国家科学技术进步奖一等奖。

上证报中国证券网讯（记者 李兴彩）在刚刚结束的2026世界人工智能大会（WAIC）上，超节点成为最热概念之一，华为、中兴、阿里、东方算芯……几乎每家有分量的厂商，都把自己最重的硬件搬到了现场。

超节点技术大热的背后，是AI算力发展的变革：随着AI模型变大，训练所需算力暴增，在单芯片算力不足的情况下，通过系统复杂度提升来实现大算力，AI算力产业竞争已经开始从单芯片转移到系统级设计。

芯和半导体创始人、总裁代文亮在接受上证报记者采访时表示，在系统级设计上，海外半导体巨头并没有建立起不可逾越的壁垒，这或是近年来中国半导体从跟跑迈向领跑最现实的机会窗口。

模型持续重塑算力需求

算力基础设施的形态，正在被模型演进持续重塑。

月之暗面最新发布的AI大模型Kimi K3，总参数规模达到2.8万亿，是首个进入近3万亿参数级别的开源模型。在模型部署上，Kimi推荐使用64张以上加速卡。

代文亮认为，AI大模型的参数规模竞争远未结束，接下来还可能出现5万亿、10万亿参数级别的产品。而每一次的参数跃升，都把算力基准线推向一个新台阶。

与此同时，AI应用从大模型走向智能体（Agent）阶段，算力迎来结构性变化：智能体的任务规划、工具调用、多Agent协同等，需要大量CPU参与，AI超节点的CPU与GPU配置比正从约1:8向1:4甚至更高比例演进，高性能存储也从配套设施变成核心组成部分。

单芯片竞争让位系统集成

随着AI模型规模的持续增长，单颗芯片提供的算力越来越无法满足需求。把多颗芯片连接成超节点，是产业给出的工程答案。

集群规模扩张并非简单的芯片数量叠加，而是系统复杂度的质变。过去，芯片、封装、互连、供电、散热每一层可以相对独立地设计和优化。但在超节点尺度上，这五层之间的物理效应相互缠绕，芯片功耗分布决定热点位置，热点影响相邻芯粒的电气性能，高速互连对温度敏感，供电链路的阻抗特性影响芯片时序稳定性。任一层的设计决策，都会约束其他层级的设计边界。

互连、供电、散热，这些超节点的难点，无法通过单个组件优化完成，只能靠跨层级的整体协同来应对。

本届WAIC掀起的超节点热潮清晰释放信号：国产算力芯片厂商已不再单纯追逐单芯片峰值算力指标，转而依靠整套系统方案释放有效算力，这将成为国产算力产业发展的关键分水岭。

EDA成为系统集成关键短板

系统集成技术的兴起，为国产算力芯片打开全新发展窗口。

长期以来，国内芯片产业在先进制程上受光刻设备约束，核心传统EDA工具高度依赖海外三大企业（新思科技、楷登电子、西门子），国产芯片单芯片性能指标与国际头部厂商存在显著差距。但系统集成赛道的崛起，正在改写行业竞争逻辑。

代文亮认为，在系统级设计上，海外半导体巨头并没有建立起不可逾越的壁垒，国内企业在封装、整机、系统集成等环节积累的工程经验，在这一轮算力变革中可转化为实实在在的竞争优势。更关键的是，相较成熟的单芯片设计工具赛道，面向Chiplet、超节点的新一代系统级EDA领域尚未形成固化垄断格局，海外三大厂商的优势并未完全锁死赛道。国内企业在这个方向上如果能够加速突破，打通从单芯片到超节点的全链路设计能力，将构筑更高技术壁垒、绑定更强客户黏性、掌握更大产品定价权。

记者注意到，华大九天、概伦电子、芯和半导体等国产EDA工具商，均已经在积极布局系统集成技术。

其中，作为国内系统级EDA标杆企业，芯和半导体围绕STCO（系统技术协同优化）方法论，覆盖从Chiplet先进封装到整机系统的信号完整性、电源完整性、电热、应力全链条协同仿真分析，相关核心项目“射频系统设计自动化关键技术与应用”荣获2023年度国家科学技术进步奖一等奖。