IBM今日宣布推出全球最小、性能最强的芯片技术——首款亚1纳米节点芯片。该芯片采用仅0.7纳米（即7埃）宽的晶体管节点，是目前世界上最小的晶体管，领先优势显著。这一突破源于IBM团队在晶圆键合、SRAM扩展及沟道材料创新等多个关键领域取得的重大进展。

回顾过去一个世纪的计算技术发展历程，从第一个可以放在手掌上的晶体管，到如今智能手机处理器中集成的数百亿颗晶体管，人类在硅器件微型化方面取得了堪称炼金术般的成就。而随着AI与量子计算的飞速发展，算力需求也在持续攀升，推动芯片技术不断突破极限。

尺寸究竟有多小

为了直观感受这一尺寸，人体红细胞的宽度约为7000纳米，大约是新节点尺寸的10000倍。在一枚指甲盖大小的7埃芯片中，集成了约1000亿颗晶体管，这是人类历史上首次在如此微小的空间内实现如此高密度的晶体管集成。

与IBM于2021年发布、此前仍为全球最小制程节点的2纳米芯片相比，新款亚1纳米芯片的能效提升70%，或性能提升50%。

AI计算潜力巨大

在性能表现方面，7埃芯片的潜力令人振奋。当前主流AI加速器的算力约为1500 TOPS（每秒万亿次运算），IBM研究人员估计，采用7埃技术的芯片算力可达约7000 TOPS，是前者的七倍。若将7埃芯片用于训练当今大规模前沿大语言模型，训练周期有望从约三个月大幅压缩至数周。

除了对现有技术的革新，7埃芯片还可能解锁目前尚未构想到的全新应用场景——无论是能够更高度自主运行的智能机器，还是无需频繁充电的监测设备，任何受益于更强处理能力或更高能效芯片的应用都有望从中获益。

纳米叠层架构：迈向第三维度

这一突破建立在IBM多年研究积累之上。2015年，IBM研究院发布了纳米片（nanosheet）芯片架构，并预判其将成为未来芯片设计的主流方向，这一预测在此后3纳米乃至2纳米节点芯片的演进中得到印证。

纳米片架构未来仍有多年的演进空间。2纳米器件的大规模商用预计要到本十年末，随后将是1.4纳米和1纳米节点的相继问世。但IBM始终着眼于下一代创新，这促使研究团队开始探索纳米片之后的技术路径。研究人员在思考：除了在二维平面上进一步缩小尺寸，是否可以在第三维度——即Z轴方向——向上延伸？

这一创想催生了被团队命名为"纳米叠层"（nanostack）的全新架构，也正是支撑7埃突破的核心技术。团队相信，这一架构至少能够支撑未来十年的硅技术创新。

三大核心技术突破

7埃芯片在多个关键领域实现了突破，与2纳米芯片相比，晶体管密度实现翻倍。

第一项突破是超薄介质晶圆键合技术。团队研发了一种将两片晶圆键合成新型多层结构的方法，该技术缺陷率极低，两片晶圆可精准对齐，最终形成真正意义上的三维晶体管，测试显示其具备良好的可扩展性，能够支撑新一代处理器的研发需求。

第二项突破是沟道材料创新。通过叠层晶体管结构，团队可针对每个节点中的沟道采用不同材料，独立优化各层性能。这种针对场效应晶体管（FET）的交错式新设计改善了单元架构，并为探索更小节点指明了方向。NFET与PFET沟道均通过"栅极堆叠"方案实现独立工作。

第三项突破是SRAM大幅扩展。7埃设计将静态随机存取存储器（SRAM）容量提升了40%，这是十余年来业界罕见的存储容量飞跃。片上存储器的访问速度一直是AI计算的关键瓶颈，新设计有效解决了这一问题，同时通过缩减存储单元的物理占用面积，在相同空间内集成了更大的存储容量，使芯片信息处理速度大幅提升。

值得注意的是，与早期芯片制程命名惯例不同，"7埃"在此代指特定制造工艺所对应的新一代芯片，并不直接对应芯片中金属导线的实际宽度。总体而言，制程节点越小，晶体管尺寸越小，同等面积内可集成的晶体管数量越多，芯片性能越强、能效越高。

IBM表示，纳米叠层架构有望为未来多代变革性设备提供动力，引领计算技术进入埃米时代。当前看似无解的计算难题，或将在这一架构支撑下的未来计算机面前迎刃而解。

Q&A

Q1：IBM 7埃芯片和之前的2纳米芯片相比，性能提升了多少？

A：IBM 7埃（0.7纳米）芯片与2021年发布的2纳米芯片相比，能效提升达70%，或性能提升50%。在AI算力方面，当前主流AI加速器约为1500 TOPS，而7埃芯片预计可达约7000 TOPS，约为前者的七倍。同时，用于训练大规模前沿大语言模型时，训练时间有望从约三个月缩短至数周。

Q2：纳米叠层架构和纳米片架构有什么区别？

A：纳米片架构在X轴和Y轴两个维度上进行缩放，是此前3纳米和2纳米芯片的核心架构。纳米叠层架构则在此基础上引入Z轴（第三维度），通过将晶体管在垂直方向上叠加堆叠，在相同面积内实现晶体管密度的翻倍。这种三维结构还允许对不同层的沟道材料进行独立优化，是支撑7埃突破的关键创新。

Q3：7埃芯片里集成了多少晶体管，是怎么做到的？

A：在指甲盖大小的7埃芯片中，集成了约1000亿颗晶体管，是人类历史上首次在如此微小的空间实现这一密度。其实现依赖三大核心突破：一是超薄介质晶圆键合技术，实现高质量三维晶体管结构；二是针对叠层晶体管各层沟道采用不同材料，独立优化性能；三是SRAM存储容量提升40%，解决AI计算中片上存储访问的瓶颈问题。